



























































Based  on  the  aforementioned,  the  traditional  superheterodyne  front‐end 
architecture is not suitable for such applications as it would require a complete receiver 









bottlenecks  in  this system. The  requirements of  large bandwidth, high  frequency and 
enough  resolution make  such  ADC  very  difficult  to  realize. Many  ADC  architectures 
were analyzed and Continuous‐Time Bandpass Sigma‐Delta (CT‐BP‐ΣΔ) architecture was 
found  to be  the most  suitable  solution  in  the high‐IF  receiver architecture  since  they 






undesirable  effects,  a  calibration  algorithm  is  necessary  to  compensate  for  these 
variations in order to achieve high SNR requirements as technology shrinks. 
In  this  work,  a  novel  linearization  technique  for  a  Wideband  Low‐Noise 
Amplifier  (LNA)  targeted  for  a  frequency  range  of  3‐7GHz  is  presented.  Post‐layout 
simulations  show  NF  of  6.3dB,  peak  S21  of  6.1dB,  and  peak  IIP3  of  21.3dBm, 
respectively. The power consumption of the LNA is 5.8mA from 2V. 
Secondly,  the design of a CMOS 6th order CT BP‐ΣΔ modulator  running at 800 
MHz  for High‐IF  conversion of 10MHz bandwidth  signals at 200 MHz  is presented. A 
novel transconductance amplifier has been developed to achieve high linearity and high 




presented. The  sixth‐order modulator  is  implemented using 0.18 um  TSMC  standard 
analog  CMOS  technology.  Post‐layout  simulations  in  cadence  demonstrate  that  the 
modulator achieves a SNDR of 78 dB (~13 bit) performance over a 14MHz bandwidth. 
The modulator’s static power consumption is 107mW from a supply power of ± 0.9V. 
Finally,  a  calibration  technique  for  the  optimization  of  the  Noise  Transfer 
Function CT BP ΣΔ  modulators is presented. The proposed technique employs two test 
tones applied at  the  input of  the quantizer  to evaluate  the noise  transfer  function of 
the ADC, using  the capabilities of  the Digital Signal Processing  (DSP) platform usually 
available  in  mixed‐mode  systems.  Once  the  ADC  output  bit  stream  is  captured, 
necessary  information to generate the control signals to tune the ADC parameters for 
best  Signal‐to‐Quantization  Noise  Ratio  (SQNR)  performance  is  extracted  via  Least‐
Mean  Squared  (LMS)  software‐based  algorithm.  Since  the  two  tones  are  located 
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The wireless  communication  industry  has  experienced  tremendous  growth  in 
the last decade throughout the world with an increasing demand due to the addition of 
new  services which  provide more  functionality  for  the  end  users.   One  of  the main 
reasons for this growth has been the major progress in the field of radio frequency (RF) 
integrated circuit design where the design trend is slowly advancing towards single chip 
solutions with  very  few external  components. The major development  in  system‐on‐
chip  (SoC)  solutions has  led  to  integration of analog RF, analog baseband and digital 
signal processors on the same chip. This has resulted  in sleek and  low power handset 
devices with multi‐purpose  functionalities  like  internet  access,  video  streaming,  and 
global positioning systems (gps). 1 




such as GSM  (global  system  for mobile communications), GPRS  (general packet  radio 
service), EDGE (enhanced data rate for GSM evolution), CDMA (code division multiple 





access),  AMPS  (advanced  mobile  phone  systems),  UMTS  (universal  mobile 
telecommunication  system),  PCS  (personal  communication  service),  TDMA  (time 



























local  area  network  segment.  The  number  of  wireless  standards  is  increasing  with 
committees being formed in all regions of the world to define these standards.  
Wireless communication service providers all over the world invest a significant 
amount of  infrastructure  to  support  all  these wireless  standards  in base  stations  for 
their  respective  coverage areas. The end user devices  (cell phones, wireless network 
cards etc) cannot support transmission and reception of signals for only one standard 
anymore. A major  requirement  of  the  next  generation  of wireless  devices  and  base 
stations  is  a  single  chip  set  with  minimum  external  components  that  can  support 
multiple  standards.  This would  enable  a  single wireless  device which makes  use  of 
functionality that  is supported by multiple service providers. The support  for multiple 
standards would increase the number of features supported by the mobile devices with 





The main objective of a receiver  for wireless communication applications  is  to 






is very high, usually  in  the  range of a  few watts. The carrier signals are corrupted by 
noise and adjacent band  interferers  (that coexist  in the electromagnetic spectrum) as 
they propagate through the channel so the signal power at the receiver input (after the 
antenna)  is  very  low,  usually  in  the  nano‐watt  range.  Two main  considerations  for 
signals as they pass through the receiver are noise and distortion. The lower bound of 
the  signal  is  determined  by  the  noise  floor  and  the  upper  bound  is  dictated  by  the 





where NF  is  the noise  figure of  the  receiver, BW  is  the bandwidth of  the  signal  and 
SNRmin is the minimum signal to noise ratio required at the output of the receiver for a 
given bit error rate (BER).  
The nonlinear behavior of  a  receiver  gives  rise  to distortion  components  and 
metrics  such  as  IIP3  (third  order  input  intercept  point),  IM3  (third  order 
intermodulation  distortion)  and  cross  modulation,  which  are  used  to  define  the 
linearity  properties  of  a  receiver.  Due  to  device  and  component  nonlinearities,  the 







dBm  (0.56 μVrms  in  a 50 Ω  impedance) while  the power of  the  interfering  signals  in 




devices have an additional requirement of  low power dissipation  in order  to  increase 
the  battery  life, which  adds  extra  complexity  to  the  receiver.  The  design  of  a  high 
performance,  low  power  integrated  RF  receiver  in mainstream  silicon  technologies 
(CMOS,  BiCMOS)  is  a  very  challenging  task  involving  numerous  tradeoffs  during  the 
design  process,  especially  between  noise,  linearity  and  power  consumption.  This 









The  superheterodyne  receiver  architecture,  as  shown  in  Fig.  2,  operates  as 
follows.  First,  the  RF  band  signal  is  selected  by  a  very  sharp  surface  acoustic wave 
(SAW)  filter and amplified by a very  linear  low noise amplifier  (LNA).  In  the  following 
stage,  the signal goes  through an  image  reject bandpass  filter  (BPF) before  the down 
conversion to an intermediate frequency by the first local oscillator (LO1). The IF signal 
is further filtered by an  intermediate frequency (IF) BPF and amplified by the variable 
gain  amplifier  (VGA)  before  being  frequency  translated  to  baseband  into  parallel  in‐
phase  (I)  and  quadrature  (Q)  signals  by  a  quadrature mixer  with  the  second  local 
oscillator  (LO2).  This  architecture  reduces  the  design  requirements  of  receiver 
implementation  as  amplification  and  filtering  of  signals  is  easier  at  low  frequencies 
rather  than  at  high  frequencies.  The  typical  approach  for  implementing  a  multi‐
standard  receiver  using  superheterodyne  architecture  is  to  replicate  paths  for  each 
standard and multiplex it in time using analog switches. The main problem is that most 
of the blocks are analog in nature and have to be redesigned for each standard and can 






Figure 3 The direct conversion receiver architecture 
 
 
Fig.  3  depicts  the  direct‐conversion  architecture.  Similar  to  the  previous 
topology, the RF signal is selected by a SAW filter and amplified by an LNA before being 
down  converted  directly  to  baseband  as  I  and Q  signals.  The  analog  baseband  filter 
performs  the  channel  selection  before  Analog‐to‐Digital  (A/D)  conversion.  This 
architecture  eliminates  all  intermediate  frequency  components  and  their  associated 
design challenges, especially the image reject problem. 
Direct conversion architecture consumes  less power than the superheterodyne 
receiver does  since  it eliminates  the need  for one mixer and one BPF. However,  the 
direct  conversion  receiver  architecture  has  several  problems  that  affect  the  circuit 
performance such as DC offset, local oscillator leakage and excessive flicker noise. The 
power  spectral  density  of  the  flicker  noise  of  transistors  is  inversely  proportional  to 







Figure 4 High-IF receiver architecture 
 
 
The  high‐IF  receiver  architecture  is  the  terminology  used  in  literature  to 




image  frequency.  This  operation  is  followed  by  down  conversion  to  IF  by  the  down 
conversion mixer. The  IF BPF further filters the signals and the VGA adjusts the signal 
strength to be processed by an IF bandpass ADC, which directly gives the digital output 











Real  world  signals  are  inherently  analog.  However,  digital  signals  can  be 
processed  in a more  robust and cost‐effective way. Therefore high performance data 
converters become critical with the extremely fast paced improvements of DSP. 



























frequency  span  larger  than  the  signal  bandwidth,  therefore  reduces  the  in‐band 
quantization noise.  In addition, the ΣΔ ADCs “shape” the quantization noise such that 















The thesis  is organized as  follows: Section  I  is an  introduction to the research, 
including  a  short  summary  of  three  receiver  architectures  and  the most  important 
advantages of ΣΔ modulators. 
Section  2  focuses  on  the  design  of Common‐Gate  LNA  for UWB  applications. 
Such  design  focused  on  the  description  and  development  of  a  novel  linearization 
technique that boost the linearity of the common‐gate LNA by around 10dB by means 
of  modulating  the  output  conductance  of  the  cascode  transistor.  Post‐layout 
simulations will be presented. 
Section  3  introduces  the  fundamental  knowledge  of  the ΣΔ modulators.  The 
fundamentals of  the discrete‐time  lowpass ΣΔ modulator, discrete‐time bandpass ΣΔ 
modulator  and  the  continuous‐time  bandpass  ΣΔ will  be  covered  in  the  section.  A 
method to transform transfer function of the loop filter in the discrete‐time domain to 
one  in  the  continuous‐time  domain  will  be  described.  Then  some  implementation 
considerations  about  bandpass  ΣΔ modulators  are  listed.  Furthermore,  a  proposed 





Section 4  focuses on  the design of a  linearized OTA  that  can achieve 82dB of 
IM3  at  the  cost  of  45uW  extra  power  consumption  compared  to  its  non‐linearized 
counterpart. The impact of the non‐linear output conductance of the OTA on the filter’s 
linearity will be analyzed and conclusions will be drawn. 




Continuous‐Time  Bandpass  Sigma‐Delta  (CT  BPΣΔ )  modulators  is  presented.  The 
proposed  technique employs  two  test  tones applied at  the  input of  the quantizer  to 











A key component of any wireless receiver  including  the High‐IF architecture  is 
the  Low‐Noise  Amplifier  (LNA), which  boosts  the  received  signal  from  the  antenna 
before it can be down‐converted to intermediate frequencies.  
Since multiple standard receivers are targeted in this work, the amount of signal 




be  very  strong;  a  non‐linear  LNA  generates  intermodulation  signals  that  could 
drastically corrupt the desired channel. Recently reported IIP3 numbers (‐1 dBm in [3], 
~4  dBm  in  [4]  and  ‐3.5  dBm  in  [5])  are  certainly  modest  and  due  to  the  lack  of 
linearization techniques for broadband amplifiers. Innovative linearization schemes are 
required  for  multi‐standard  systems.  The  design  at  the  front‐end  LNA  for  multi‐
standard  receivers  presents  several  challenges  which  demand  the  development  of 





A  wideband  LNA must  attain  input  impedance matching  in  a  large  band  of 
operation (3 to 7 GHz). This specification is particularly difficult to meet if a commercial 





The broadband nature of  the multi‐standard  transceiver  limits  the number of 
suitable front‐end architectures. A first approach to the LNA design is a common‐source 
input stage with input resistance as presented in Fig. 6a. This architecture is suitable for 
wideband applications  since  resistors are  frequency  insensitive, but  they possess  the 
worst noise performance.  In addition,  linearity  is poor unless extra power  is spent  to 
introduce  source degeneration. Fig. 6b  shows  the common‐source configuration with 
inductive  degeneration  and  complex  LC  impedance matching.  This  topology  uses  a 
number of  inductors making the solution very expensive and  input matching becomes 




to  the  local  feedback and excessive power consumption. A convenient architecture  is 









Figure 6 Standard LNA topologies 
 
 


















Gain  Good  Very Good  Poor. High power 
required. 
Good 








Stability  Good  Good  Poor at high 
frequencies 
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Nonlinear  effects  in  RF  circuits  have  been  studied  during  the  last  decade,  as 
linearity  in  the  LNA  is a performance bottleneck  in broadband applications  [3‐4, 14]. 
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are  the non‐linear  coefficients, and  c(1,0,0),  c(0,1,0) and  c(0,0,1) are  the  small  signal 
parameters  gm,  go  and  gmb,  respectively.  Coefficients  c(1,0,0),  c(2,0,0)  and  c(3,0,0) 
describe the  first, second and third order derivatives of  id with respect to vgs. c(0,2,0) 
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[ ] [ ] [ ] [ ] 2dsgs2ds2gs1ds0gsmd vvcoefvvcoefvgvgi +++=   (2.4)
By combining (2.2) and (2.4) and rearranging the terms as functions of vgs and vds, the 


























































































For  a  transistor  operating  in  deep  strong  inversion,  the  non‐linearity  due  to  vgs  is 
dominant, but  the nonlinear output  resistance plays  an  important  role when  the DC 
value of VDS  is  limited. Further characterization of  the devices shows  that ∂3id/∂vgs3  is 
positive when  the  transistor operates  in  sub‐threshold  region  and becomes negative 
mainly due to hot carrier effects when operated  in strong  inversion. Fig. 7a shows the 
behavior  of  the  third‐order  non‐linear  terms  for  a  transistor  of  50um/0.18um 
implementing a small signal transconductance of 20mA/V.  
 
(a) id, gm and gm3 vs. Vgs Variations   (b)    id, go and go3 vs. Vds variations 
 





positive  and  large  for  transistors  operating  for  small  Vds  voltages  and  for  large  Vds 




resulting  in  limited  IIP3  figures because  the effects of both vgs and vds non‐linearities 
usually  combine  such  that  the  overall  distortion  increases.  In  the  conventional 
common‐gate LNA shown in Fig. 6d, the voltage gain measured at the output of M1 is 1 
when the transconductance of M2 is equal to that of M1; hence vds variations in M1 are 
close  to  zero and gm nonlinearity dominates. Notice  that as pictured  in Fig. 7a when 
VDS< 0.6V, the transistor linearity degrades further and is dominated by ∂3id/∂vds3. Such 
effect  is caused by the third order non‐linearity of the output conductance of M1. As 








Figure 8 Typical common-gate configuration LNA and proposed C-G LNA 
 
 





linearities  across  frequencies,  simpler  study  of  the  topology  shows  that  linearity 
optimization  can  be  achieved  if  the  novel  topology  shown  in  Fig.  8b  is  used where 
parameter  α(≅1)  indicates  the  level  of  signal  injection  at  the  gate  of  M2.  In  the 
schematic of Fig. 9,  the small signal  representation of  the proposed  linearized LNA  is 
shown, where vy is the voltage at the drain of transistor M1 and k stands for the third 





transistor M2 where  vds  is  set  around  500mV  and  thus  the  non‐linear  term  go23  is 
included. The α factor is assumed to be equal to 1 for direct connection. 
i11m vg 3i13m vg ( )iy1o vvg −
3
xxy kvvv +=








Figure 9 Small signal model of proposed C-G LNA 
 
 
The  linearization  technique  aims  to  achieve  total  cancellation  of  third  order 
coefficients by  creating a non‐linear voltage at  the drain of  transistor M1 with  some 
specific properties. The  relationship between  the desired non‐linear voltage vy at  the 
drain of M1 and the desired linear current id1 is given by 
( )3x1o3i13mxi1oi11m1d kvgvg)vv(gvgi +−−−=   (2.9)
The condition  for third order distortion cancellation  in M1 can be obtained by 
forcing the non‐desired 3rd order terms equal to zero. 





















M2 must  have  in  order  to  generate  vy.  From  Fig.  9,  the  expression  for  the  output 
current (iout=id1) as a function of M2 and M1 parameters is given by 
( ) ( )











In  the same  fashion as before,  the non‐linear  terms of  the output current are 
set to zero as shown in (2.13) and the k term is found to be (2.14).  









































From  the configuration presented  in Fig. 8b where  the  input  is  feedforwarded  to  the 
gate of M2,  it can be seen that the gain vx/vi  is around 2. The terms go1 and gm13 are 
fixed  since  the  transistor  M1  operates  in  strong  saturation  region  and  its  bias 






















The  only  optimization  parameters  are  gm21,  go21  and  go23, which  proves  that 
adjusting  the  bias  conditions  for  transistor  M2  one  could  potentially  linearize  the 
common‐gate  LNA. Making  go23  >  gm23 we  can  potentially  satisfy  (2.16).  In  order  to 
reach such state, it is required to reduce vds2. A graphical interpretation of the proposed 

















Figure 10 IIP3 of the proposed LNA as a function of the gate DC voltage in M2 
 
 
As  the voltage  in  the cascode device  is swept  from  low  to high,  transistor M1 
enters  triode  region while M2  is  in  saturation. At  the  transition between  triode  and 
saturation  region  for M1,  the  sweet  spot  is  reached and a  linearity  spike occurs  in a 
very  narrow  region  and  then  it  drops  rapidly.  As  the  voltage  is  further  increased, 
transistor M1 enters deep saturation region and  the  linearity  increases slowly. At  the 
same  time,  transistor M2  starts  to have  a  lower  vds  voltage  since  the  voltage  at  the 
drain of M2  is  fixed. According  to Fig. 7a, such effect will  increase  the 3rd order non‐
linear behavior of go2. There  is  the condition at which equation  (2.16)  is satisfied and 








The  input  impedance  (zin) of  the Common‐Gate architecture  shown  in  Fig. 8b 
should  ideally  be  defined  as  1/gm1  for  all  frequencies. However,  this  is  not  the  case 
since the gate of transistor M1 needs to be biased and thus  inductor Ls  is  introduced 
creating a DC ground and an AC open at high frequencies. Now, zin is defined in (2.17) 














The  Noise  Figure  (NF)  of  the  proposed  architecture  will  increase  compared  to  the 
















































when  probing  the  circuit.  Linearity  of  the  LNA  is  measured  by  characterizing 
IIP3LNA+Buffer, NFLNA+Buffer and S21LNA+Buffer on the C‐G LNA plus Buffer circuit. By creating a 
replica  of  the  stand‐alone  buffer  the  values  for  IIP3Buffer,  NFBuffer  and  S21Buffer  are 


























5.5  and  an  IIP3  of  18.3dBm  across  all  frequencies.  This  topology  guaranties 
approximately  6dB  of  improvement  in  the  IIP3  compared  to  the  standard  LNA 
counterpart as shown  in Fig. 12. This plot also shows similar  linearity  figures  for both 






Table 2 Transistor and device sizes for the proposed LNA linearization 
Device  Size  Device  Size 
M1  (10) 5u/180n  Rb1  140 ohms 
M2  (10) 5u/180n  Rb2  50 ohms 
M3  (  8) 5u/180n  Rc1  15k ohms 
M4  (25) 5u/180n  Rc2  15k ohms 
Ld  0.78nH  Vb1  1.85V 
Ls  2.7nH  Vb2  1.95V 
Cc  1.5pF  Vb3  1.35V 
Vdd  2V  Vb4  2V 




Figure 12 IIP3 comparison between proposed and standard LNA 
 
 
The  proposed  topology  has  been  extensively  simulated  for  all  technology 
corners;  the  IIP3 behavior  for  this  LNA  shows  approximately 5dB degradation  across 












Figure 14 S-parameters and noise figure of proposed linearized LNA 
 
Tables 3 and 4 summarize the post layout simulations for the standard C‐G LNA 
as  well  as  the  proposed  linearized  solution.  The  proposed  linearization  technique 
improves the IIP3 of the LNA at  least by 6dB across all frequencies, while S11 and S21 
parameters  are  similar  to  the  standard  C‐G  LNA.  Noise  figure  in  the  proposed 






Table 3 De-embedded standard CG-LNA results 
Frequency  IIP3 (dBm)  S11 (dB)  S21 (dB)  NF (dB) 
3GHz  12.9  ‐10.2  6.1  4.6 
4GHz  12.9  ‐20.4  6.3  4.3 
5GHz  14.9  ‐35.6  6.4  4.5 
6GHz  13.8  ‐19.5  6.0  4.2 




Table 4 De-embedded linearized C-G LNA results 
Frequency  IIP3 (dBm)  S11 (dB)  S21 (dB)  NF (dB) 
3GHz  18.6  ‐10.4  6.1  6.3 
4GHz  19.5  ‐18.4  6.6  6.5 
5GHz  21.3  ‐33.6  6.5  6.3 
6GHz  20.5  ‐19.7  6.1  6.4 
7GHz  18.1  ‐14.9  5.5  6.3 
 
The  layout of the LNA shown  in Fig. 15  is composed of the proposed LNA plus 
buffer  solution,  one  standard  LNA  plus  buffer,  and  one  stand‐alone  buffer  for  de‐
embedding  the  performance  of  the  amplifiers.  The  LNA  design  was  fabricated  in 























digital domain. Appropriate A/D  converters  are  required  to digitize  the  input  signals 
before processing.  In  recent  years,  some publications  [16],  [20]‐[23]  investigated  the 
use  of  bandpass  ΣΔ  modulator  for  High‐IF  receivers.  Most  reported  bandpass  ΣΔ 
modulators were realized with discrete‐time circuits such as switched capacitors [17]‐
[18]  or  switched‐current  circuits  [19].  However,  they  have  a  rather  low  operating 
frequency.  It’s  possible  to  replace  discrete‐time  loop  filter  by  continuous‐time 
counterpart.  This modified  architecture  is  called  the  continuous‐time modulator.  It 
contains  inherently  anti‐alias  filtering  and  it  is much  faster  because  they  relax  the 
requirements  of  high  speed  Opamps  and  the  settling  time  of  the  circuitry.  An 
implementation  of  a  continuous‐time  bandpass  ΣΔ  modulator  with  discrete 
components is relatively easy. However, it is always preferable to eliminate the discrete 
components and have an integrated on‐chip system to reduce the size and cost. 
In  this  section,  the  fundamentals  of ΣΔ modulator  are  given  to  have  a  good 










































at  a  rate  that  is  greater  than  2*fMax  in  order  to  avoid  aliasing, where  signal  image 







standards  that  are  required  to  be  converted  to  digital  output.  This  is  especially 
inconvenient  when  a  narrow‐band  signal  is  located  at  high  frequencies  with  a 
bandwidth  FMax  because  a Nyquist  rate ADC would  have  a  sampling  frequency of  at 



















Figure 17 Different ADC architectures 
 
 





same power  is  spread over a much greater  frequency  range. The oversampling  ratio 
(OSR)  of  the  ADC  is  defined  as  Fs/(2*FMax)  and  a  2x  increase  in  sampling  frequency 
results  in  3  dB  improvement  of  the  ADC’s  SNR.  An  over  sampled  ADC  frequency 
spectrum is shown in Fig. 17b. 
A  sigma‐delta  (ΣΔ)  ADC  combines  oversampling  with  noise  shaping  (using 




and  results  in  a  high  SNR within  the  signal  bandwidth  [23].  The  negative  feedback 








Figure 18 Block diagram of a sigma-delta ADC 
 
 
It  includes  a  loop  filter  followed  by  a  comparator, with  a  feedback  digital  to 

































Figure 19 Typical STF and NTF for a bandpass ΣΔ Architecture 
 
 
From  (3.4)  it  is easy  to  see  that  the STF will get close  to unity  for a  large H(z) value, 
which occurs at the resonant frequency f0. On the other hand, (3.5) shows that the NTF 


































This  noise  shaping  results  in  a  high  SNR  in  the  signal  bandwidth  around  the  center 
frequency of the bandpass filter [16]. The oversampling ratio (OSR) for a bandpass ADC 









The  discrete‐time  bandpass  ΣΔ modulator  as  shown  in  Fig.  20a  enables  the 
conversion of a bandpass signal with narrow band at high center frequency, and makes 
the circuit  implementation easy. However, these modulators cannot operate at higher 
frequency  because  the maximum  clock  is  limited  by  the Opamp  bandwidth  and  the 






















(a) Discrete-Time Sigma Delta ADC (b) Continuous-Time Sigma Delta ADC
 













discrete‐time  loop  filter by  continuous‐time one.  The question  is how  to  choose  the 
gain  of  loop  filter.  The  key  to  designing  a  continuous‐time  filter  is  to make  the  two 
modulators  behave  exactly  the  same.  If we  apply  the  same  input  signal  to  the  two 
modulators and simulate them in time domain, they will be equivalent when the same 
output bits are obtained at sampling time. It means that the input voltages of quantizer 
at sampling  time are equal. This  transformation between CT and DT domain  is called 
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(a) Discrete-Time Sigma Delta ADC (b) Continuous-Time Sigma Delta ADC
 
Figure 21 The impulse-invariant transformation 
 
 








This  can  be  guaranteed  if  the  impulse  responses  of  both  the  open  loop 
structures  are  the  same  at  the  sampling  time  instants.  In  frequency  domain,  the 
impulse‐invariant transformation can be expressed as 
[ ] [ ]
snTtdac
11 |)s(H)s(RL)z(HZ =
−− =   (3.10)




|)t(h)*t(r)n(h ==   (3.11)
where h(n), rdac(t) and h(t) are impulse responses of H(z), DAC and H(s), respectively. A 
continuous‐time  ΣΔ  modulator  can  be  designed  by  applying  impulse  invariant 
transformation  [24].  If we have a discrete‐time modulator with a  loop  filter H(z)  that 
has a particular noise‐shaping performance, we choose a DAC, and use  (3.11)  to  find 











Noise:  In an  ideal modulator, the quantization noise mainly determines the  in‐
band noise floor of the modulator. However in practical circuit implementations, noise 
is  also  introduced by  the  active elements. As we  know, noise due  to  the  input,  first 
integrator and  first DAC are not  shaped. These noise  sources contribute  to  the noise 
levels  of  the  modulator.  The  input  OTA  noise  is  inversely  proportional  to  the 
transconductance Gm  of  the  input  differential  pair.  Increasing Gm will  suppress  the 
thermal  noise,  and  the  penalty  is  size  or/and  power  consumption. Other  noise may 
come  from  clock  jitter  and power  supply noise.  To  achieve  the best performance of 
modulator,  it  is common  to make  the contribution of circuit noise and distortion  less 
than  that  of  the  quantization  noise,  which  will  preserve  the  performance  of  the 
modulator model. 
Linearity:  Transconductance  nonlinearity  introduces  harmonic  distortions, 
especially the third harmonic distortion. The harmonics will generate in‐band noise and 
degenerate the SNDR. The major contribution of distortion comes from the non‐linear 
behavior  of  transistors  in  the  loop  filter,  thus  transconductances  used  in  such  block 
need  to  be  highly  linear  to  achieve  high  SNDR  performance.  Source‐degenerated 
differential  pairs  are  mostly  used  in  the  transconductor’s  input  to  improve  the 







Q‐factor  of  the  Loop  Filter:  The  ideal  loop  filter  in  a  ΣΔ modulator  has  an 
infinite  Q‐factor,  which  means  that  the  gain  and  output  impedance  of 
transconductance  amplifier  are  infinite  too. However,  it’s  not  true. A  finite Q‐factor 
makes the noise transfer function flat in the center of signal band instead of sharp dip. 
For a modulator with high oversampling ratio (OSR), the effect is more obvious. There is 
always  a minimum Q‐factor  to  have  a  certain  performance.  The  requirement  of Q‐
factor is much relaxed as OSR is reduced. Also the Q‐factor is related to the signal swing 





quantizer  clock  edge,  however,  transistor  in  DACs  and  comparator  cannot  switch 
instantaneously.  The  excess  loop delay  is  caused by  the  fact  that  the  time  from  the 
sampling clock edge until the output is fed back to the filter is not zero. With the excess 
loop  delay,  the  discrete‐time  domain  loop  transfer  function moves  away  from  the 
desired  loop transfer  function because the modulator pulse response at the sampling 
instants  is  changed.  It  is  imperative  to  consider  the  excess  loop  delay  in  design, 
especially for high‐speed applications. The easy way to understand the effect of excess 





it  implies worse modulator  stability. Also  the quantizer gain  is not always a constant 
because  it  is  input signal dependent, and the  loop becomes unstable as the quantizer 
gain  increases.  Choosing  a  right DAC  and  tunable  feedback  coefficients  can  partially 
solve the problem and improve the performance of modulator. A multi‐bit quantizer is 
somewhat helpful, but a  feedback multi‐bit DAC  is  required and a circuitry  to  reduce 
the DAC mismatch is not suitable for high‐speed design. 








time ΣΔ modulators are  sensitive  to clock  jitter.  If a non‐return  to  zero  (NRZ) DAC  is 
used, jitter only affects when the sign of output changes. However, in a return‐to‐zero 










signal  to  noise  ratio  (SNR)  that  can  be  obtained  and  the  limited  signal  swing  at  all 





signal swing and SNR. A higher order  loop  filter  increases the SNR, but  it could suffer 
from potential stability problems as large signal swing may saturate the internal nodes. 
A  single‐loop  is  chosen  over  the  multi‐stage  as  the  former  leads  to  simpler 
implementation,  thereby  resulting  in  lower  power  consumption  as  compared  to  the 
latter choices.  



































to  achieve  a  10MHz  bandwidth. A  picture  of  the  bandpass  filter  transfer  function  is 
shown below in Fig. 22.   
 












































The  next  step  is  to  perform  the  impulse  invariant  transformation  which 
transforms  the  z‐domain  (discrete‐time)  to  s‐domain  (continuous  time)  transfer 
function,  which  is  described  in  Section  3.3.  The  transformation  ensures  that  the 
properties of both the structures are the same in terms of performance. A NRZ DAC is 
used for the IF ADC which reduces problems associated with clock jitter. The z‐domain 
transfer  function  of  loop  filter  transfer  function  given  by  (3.15)  and  the  NRZ  DAC 






3.9e54 +4.7e44s+7.5e36s+6e26s+4.7e18s + 1.9e8s  + s




















Assuming  that  the  operational  amplifiers  are  ideal,  the  open  loop  transfer 
function from the ADC output (Vout) to the comparator input (calculated by opening the 
loop) is given by  
















































































































































The  shape  of  the  NTF  can  be  controlled  precisely  by  tuning  each  of  the 






Table 5 6th order sigma-delta ADC transfer function parameters 
Coefficient  Value  Coefficient  Value 
A  2.5e11  b1  2.1e‐3 
Q1, Q2, Q3  12  b2  1.80e6 
wo1  2π *200e6  b3  2.2e‐3 
wo2  2π *197e6  b4  1.58e6 
wo3  2π*203e6  b5  2.2e‐3 





















Quantization  Noise  Ratio.  (SQNR)  The  quantizer  is  another  one  of  the most  critical 
blocks  for  the high‐speed operation.  It  requires  a  very  low  excess phase  in order  to 
ensure the stability of the system, and  it requires very demanding offset  immunity  in 


















(OTAs)  [28],  [29].  However,  the  open‐loop  operated  OTAs  usually  present  limited 
linearity;  therefore wide variety of alternative solutions were  recently  reported  [28]–
[36].  To  optimize  the  performance  of  a Gm–C  filter,  it  is  desired  to  achieve  a  good 
balance  between  signal‐to‐noise  ratio  (SNR)  and  signal‐to‐distortion  ratio  (SDR). 







transistor,  total cancellation of 3rd order non‐linearity  is possible at  the expense of a 
very  small auxiliary differential pair. A  linearity‐tuning  loop  is also  required  since  the 
cancellation scheme  is based on  the matching of N‐type and P‐type  transistors which 
are more prone to PVT variations and mismatches. This section presents a modification 
to  the  linearization  technique  reported  in  [36]  that  removes  the  tuning  loop  by 
matching  N‐type  transistors  via  AC  coupling.  The  proposed  OTA  boosts  the  output 
current linearity of a typical source degenerated structure across temperature and PVT 
variations by more  than 10 dB without  the need of a calibration  loop;  the additional 









and  transconductance  are  critical  specifications  for  the OTA  to be used  in  the Gm‐C 
bandpass filter. 









As  explained  in  section  3,  noise  injected  by  the  loop  filter  degrades  the 
performance of the ADC. Similar to the non‐linear spurs of the  loop  filter, noise  from 
the  filter  is  not  shaped  by  the  loop.  Instead,  all  in‐band  noise  injected  by  the  filter 
corrupts  the  desired  signal  content  and  is  digitized  by  the  quantizer  degrading  the 
effective SNR of the system. The noise introduced by the first stage for the loop filter is 
the most critical noise source  in the filter since any noise from the following stages  is 
attenuated by  the gain of  the previous  stages when  reflected  to  the  input, and  thus 
special attention must be paid  to  the  first biquadratic section. Furthermore,  if a high 
gain requirement  is imposed on the filter  in order to  increase the noise shaping effect 
on the quantization noise; large output impedance for the OTA must be achieved. For a 
high DC‐gain OTA with a demanding linearity specification at relatively high frequency, 
it  is necessary to use  large transistors, thus  increasing the parasitic capacitance at the 
critical  nodes.  Since  a  differential  structure  is  utilized,  a  common‐mode  feedback 
(CMFB) circuit  is  required at each output, which  further  increases  the parasitics. As a 




















The differential pair  structure  shown  in Fig. 25  is a basic cell  that offers good 
rejection  to both common‐mode  input  signals and power‐supply noise. As  long as all 




in3min1mDd ++++=   (4.1)
In this representation,  it  is assumed that the even‐order harmonic distortions are not 
relevant due to the fully differential nature of the topology. For moderate signal swing, 

























where  μn  and  Cox  are  a  process  parameters; W  and  L  are  the width  and  length  of 































































As shown  in  (4.5) the OTA’s  linearity can then be  improved by  increasing the product 
gm1Rd. However,  this approach decreases  the overall  transconductance which  is given 
by gm1/(1+ gm1*Rd) and usually  results  in higher noise  levels, mainly due  to  the noise 


























Equation (4.6) shows that the  input referred noise  level will  increase when the 
product gm1Rd is increased, especially due to the gmx noise components. In fact, most of 
these noise components appear as differential noise at the OTA outputs if large source 
degenerated  resistors are employed.  In order  to minimize  this effect,  the  tail current 
transistor can be placed in the middle of the source degeneration resistor as shown in 
Fig.  25c.  In  this  case  the  noise  contribution  of  the  tail  current  splits  equally  in  both 
branches  and  appears  as  common‐mode  noise.  The  resistance  and  transistor 
mismatches present in the topology generate some differential output noise due to the 
tail current transistor, but noise  increment  is not significant even  if those mismatches 
are  unrealistically  large  as  10%.  Another  advantage  of  this  topology  is  that  the 
nonlinearities  of  the  impedances  lumped  to  the  virtual  ground  node  are  not  critical 
because  it  remains  almost  unaffected  by  the  differential  signal  variations.  The 
drawback  of  the  circuit  is  the  additional DC  voltage  drop  across  the  resistors which 
reduce  the  headroom  for  the  input  signal.  For  0.18um  and  smaller  technologies 











In  the  schematic  depicted  in  Fig.  26a,  the  proposed  linearized  source 
degeneration OTA  is shown.  Its small signal representation  is Fig. 26b, where vx  is the 
voltage at  the  source of  transistor M1 and k  in  stands  for  the  third order non‐linear 
coefficient of vx. It is assumed that the term ∂3id1/∂vds13 is negligible since all transistors 
have  large  vds  voltages  so  the  non‐linear  behavior  of  the  output  impedance  is 
minimized.  
 
( )3i2i11mx vkvkg + ( )33i2i13mx vkvkg +( )3i2i1d vkvkg +
3
i2i1x vkvkv +=




Figure 26 Small signal model of linearized source-degenerated OTA 
 
 

















i2i11mx1d +++−+=   (4.7)























The expressions  for  k1  and  k2  are extracted by equating  the  vi  and  vi3  terms  to  zero 



























































































 From  (4.12)  it  is  evident  that  making  the  numerator  closer  to  zero  yields  an 
improvement  in  the  linearity  of  the  OTA  by  cancelling  the  third  order  non‐linear 
coefficients of iout. 
  In [36], a perfect non‐linearity cancellation was very difficult to achieve due to 
the  large  fluctuations  in process parameters  tolerances and  transistor mismatches. A 














The  complete  input  OTA  is  shown  in  Fig.  27.  The  OTA  core  consists  of  a 
degenerated differential pair with bias currents (MN1B) on the sides to avoid a voltage 
drop on Rd. The proposed N‐type auxiliary circuit is connected to the gate of M1 via DC 
blocking  capacitors.  The  degeneration  factor  (gm11Rd)  for  the  core  circuit  is  about  3 
since gm11 is 8.5mA/V and Rd is 350 Ohms with 1mA DC current flowing at each branch. 
The auxiliary differential pair  is sized such that the bias current and the dimension of 






will  introduce  a  zero pole pair  that  is  located  at  low  frequencies  to  avoid  instability 
once the OTA is used in closed loop. The output stage of the OTA is introduced to take 




structure,  which  provides  very  high  output  impedance;  therefore,  large  gain  is 
achieved. The output cascode stage consumes 1mA of current per branch. The gates of 
transistors MN2B are connected to the common‐mode feedback circuitry which will be 











































Table 7 Transistors dimensions, device values and bias conditions for loop filter OTA 
Device  (m) width/length  Device  Size 
M1  (32) 1.5um/300nm  Rd  350 ohms 
M2  (48) 1.5um/300nm  Rc  360 ohms 
M3  (60) 3.0um/300nm  Rb  1k ohms 
M4  (4) 1.5um/300nm  Rx  2.25k ohms 
MN0B  (48) 1.5um/600nm  Cx  5p F 
MN1B  (48) 1.5um/600nm  Cc  10p F 
MN2B  (72) 1.5um/600nm  Ib  1m A 
MN3B  (6) 1.5um/600nm  Vin_dc  1.3 V 
MP0B  (48) 3.0um/600nm  Vo_dc  1 V 
MP1B  (72) 3.0um/600nm  Vbias  1.15 V 
MP2B  (48) 3.0um/600nm  Vbias2  0.8 V 
MP3B  (6) 3.0um/600nm  Vdd  1.8V 
 
The simulation of effective transconductance and excess phase is performed by 
















amplitude  at  200MHz  and  202MHz  are  applied  to  the  input,  and  IM3  distortion  is 
obtained  by  performing  PSS  analysis  on  Cadence  and  measuring  the  difference 
between one of  the  fundamentals and one of  the  intermodulation products at either 
198MHz or 204MHz. Fig. 29 shows the AC noise results for the proposed OTA. Fig. 30 
shows  the  IM3  of  Iout  for  two  different  cases:  a  source  degenerated  OTA  without 
auxiliary circuitry on Fig. 30a and the compensated OTA linearity on Fig. 30b. The image 










the  input signal swing. The behavior of the  IM3 for the compensated OTA  is shown  in 
Fig. 31a. The uncompensated OTA is shown in 31b. A superposition of Fig. 31a and 31b 
is  depicted  in  Fig.  31c.  Note  that  for  large  input  amplitudes,  both  3rd  order  non‐
linearities  follow  the same  trend. Such effect occurs because as  the amplitude of  the 










shown  below,  the  linearity  of  the  output  current  exceeds  by more  than  12  dB  the 
traditional  source  degenerated  results  at  the  cost  of  only  50uW  increase  in  power 
consumption. 
 






DC‐Gain  ~40dB  48dB  46.6dB 
Gm,eff  ~3.5mA/V  3.6mA/V  3.58mA/V 
GBW  200MHz  199.9MHz  199.9MHz 
Load Cap  2.5pF  2.5pF  2.5pF 













A Common‐mode  feedback  (CMFB)  circuit  is necessary  if  the  fully differential 
circuits  are  used.  The  common‐mode  signal  of  differential  circuitry  is  sensed  by  a 
common‐mode  detector,  and  then  compared  to  a  reference  voltage  Vref.  After  the 
error is generated and amplified, a control signal forces the common‐mode (CM) level 
of differential circuitry to a predetermined value. A CMFB circuit should meet several 
requirements. The DC gain of a CMFB  loop  should be  large enough  to  force  the CM 
signal  to be  very  close  to  the  reference  voltage. A CMFB  should only act on  the CM 


































minimize  gm  contribution  for  M1.  In  this  way,  the  effective  transconductance  is 
dependent on the linear resistor Rcmfb, not on the non‐linear M1 transistor. 



























Fig.  33  shows  that  the  1%  settling‐time  of  the  CMFB  loop  is  around  5.5  ns.  The 

























of  ladders  is  in  general more  difficult,  particularly  with  increasing  filter  order  [28]. 
Cascading  biquadratic  sections  allows  almost  independent  control  of  resonant 
frequency, quality  factors  and peak  gain of  the  filter.  For bandpass  applications,  the 
dynamic  range  of  both  filters  is  similar.  Higher  programmability  of  the  biquadratic 

























sCR1Zeff +=+=   (4.13)
which  is  nothing more  than  a  lossy  inductor.  If  no  physical  resistor  R  is  placed,  the 








































































OTA  output  impedance.  For  the  transfer  function  of  a  bandpass  filter  with  signals 
operating only in the band of interest one can assume ω=ωo, thus the transfer function 
of  the  filter  in  the  band  of  interest  is  governed  by Gm1RQ/2  since  the  effect  of  the 
inductor is nullified by the feedback and grounded capacitor at the resonant frequency. 
From this result,  it  is normally assumed that Gm1  is the one responsible  for the non‐

















(a) (b)  
Figure 36 Small signal representation of the filter at resonant frequency 
 






ooout kVVV +=   (4.17)



































It  can  be  demonstrated  that  the  total  IM3  of  the  filter will  be  given  by  the 




















Figure 37 Output impedance and Gm linearity contributions 
 
 
The markers are placed where  the  input voltage  is 200mVp‐p differential and 
the OTA is used at its maximum expected input power. At this condition the simulation 
plot yields an  IM3 of  ‐82.3dB  for the  linearity of the output current. While this result 
complies with the desired values, the coefficients for the output impedance of the OTA 
(gds1  and  gds3)  shown  in  Fig.  37b  yield  an  IM3  of  only  ‐63.7dB.  By  plotting  the 
coefficients shown in (4.18) in Fig. 37c, it is clear that the limiting factor for the linearity 
of  the  filter  is  not  the  transconductor  itself,  but  the  output  impedance.  This  effect 
introduces  18.6dB  degradation  on  the  linearity  of  the  filter.  Such  effect,  as  stated 
before, applies to high Q systems, where gds3 becomes dominant. For low Q systems, on 














































(a) Q-factor vs. RQ      (b) IM3 vs. RQ 
Figure 38 Q-factor and IM3 as a function of linear resistor RQ 
 
 
In  this case,  the  resistor RQ  is varied and  the  input  signal swing  is adjusted  to 
keep the output swing at 200mVp‐p. On Fig. 38a, the quasi‐linear relationship between 
the Q‐factor of the filter and the resistor RQ is shown. On the right side of Fig. 38b, it is 
clear  that  as  the  value  for  RQ  increases,  the  linearity  of  the  system  degrades 
considerably  since  the  effect  of  the  non‐linear  output  impedance  becomes  more 










In  this  section,  the  design  of  a  very  linear  OTA  with  more  than  10dB 




Larger headroom  in  the output  stage  and  regulated  cascode  are  some of  the 
techniques  that  could  be  used  to  alleviate  the  output  impedance  issue.  Such 
implementations require an increase in the power consumption of the OTA which may 
defeat  the  sole  purpose  of  a  Gm‐C  filter  compared  to  an  active‐RC  solution.  As  a 



















called  kickback  effect  and  it  degrades  the  signal  at  the  comparator  input  (thereby 
causing  errors  in  the  operation  of  the  comparator)  for  high  clock  frequencies  [39]. 
Preamplifier stages are used to isolate the analog from the digital blocks and to provide 
isolation  and  minimize  the  comparator  kickback  effect.  The  signal  swing  in  the 
























The main  concern  in  the design of  the  summing amplifier  is  large bandwidth. 
High  speed  is  a  necessity  since  excess  loop  delay  must  be  minimized  in  order  to 
guarantee stability in the system. Any extra delay needs to be taken into account when 
calibration  of  the  loop  delay  is  performed.  The  speed  of  the  summing  amplifier  is 
determined  by  the  RC  product  of  the  resistor  R3  and  the  sum  of  the  parasitic 
capacitance  at  the  input  of  the  three  comparators.  A  gain  of  around  6dB  in  the 
summing  amplifier  is  required  in  order  to  attenuate  the  digital  glitches  from  the 
comparators that couple back to the filter. The gain of the summing amplifier is defined 
by the Gm*R3 product. Larger R3 yields  larger gain, and  larger swing, but  it also  leads 
to  smaller bandwidth. The  linearity  requirement  for  the  summing  amplifier  is not  as 
stringent as that one of the filter, since the signal will be distorted by the comparators, 
but still an IM3 around ‐50dB  is desirable. Resistor R4  introduces source degeneration 
in  the design  leading  to a more  linear  circuit at  the expense of  lower Gm and  lower 















The  schematic of  the  comparator  is  shown  in  Fig. 41.  It  takes  the differential 
signal  from  the  summing amplifier and compares  it with  the differential  reference  in 
order  to  obtain  a  single  differential  output.  It  performs  offset  cancellation  of  the 
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The  idea behind  the offset cancellation  scheme  is  to  sample  the offset of  the 
differential  amplifier during  the decision  stage of  the  latch  and  release  it during  the 
amplification stage  in order to obtain an offset‐free signal at the  input of the decision 


















and  sample  the  offset  introduced  by  the  amplifiers.  Starting  from  phase  two,  the 
charge stored in capacitors Cs1 and Cs2 are given by the product of the capacitance Cs 
times  the voltage across Cs1 and Cs2,  respectively.  In  this  case,  the  charge  stored  in 
capacitors Cs1 and Cs2 is: 

































Figure 44 Sampling amplifier and latch during amplification phase (φ1) 
 
 
Fig. 44  shows  the behavior of  the  comparator during  the  amplification phase 
(φ1). In this case, two of the input terminals are switched from Vref+ and Vref‐ to Vin+ and 





connected  to  the  inputs  of  the  current‐steering  latch  (Vout+  and  Vout‐)  to  perform 
amplification  of  the  difference  between  Vin  and  Vref.  The  charges  stored  in  the 
capacitors are given by 














⎡ −+= −  @ φ1 









V +−= −+  
+− −= outout VV  
(5.6)
(5.7)
The effective  voltage output  sampled  at  the end of  the  amplification  stage  is 








V −=   (5.8)
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(5.9)
where τlatch is the time constant of the latch (equal to the product of resistance and the 
total capacitance at  the output node), Vo,latch  is  the output voltage and Vlatch,t=0  is  the 
initial condition at the output. The regeneration time  increases for very small value of 

























The output  swing of D  flip–flops  is  limited  to 500mV. The  reduction  in voltage  swing 
from  input  to output obviates  the power–speed  trade–off. The  component values of 
the DFF are given in Table 14. 
 










































offset  immunity by  injecting an  static offset  voltage at one of  the  four  inputs of  the 
sampling amplifier. Post‐layout simulations showed  immunity up to 10mV static offset 
voltages. 
Shown  in  Fig.  48  is  the  output  of  the  current  steering  latch  for  the  first 
















Figure 50 output of the third comparator (vref=-200mV) 
 
The differential input swing can be as large as 200mVp‐p and the output swing 
of  the quantizer D‐flip  flop  is around 0.8V as  shown  in  Fig. 51, which  is  sufficient  to 
drive  the  subsequent blocks. The output of  the quantizer drive very  low  impedances 
since a series of D‐flip flops are used to adjust the excess loop delay of the system. The 












The quantizer and all  individual blocks described  in  section 3 were connected 
together according to the architecture in Fig. 23, in order to obtain the top level circuit 
implementation  of  the  ADC.  The  transient  simulation  of  the  ADC  is  performed  in 
Cadence  by  applying  a  test  input  signal  at  200MHz.  Impedance matching  blocks  are 
used both at the input and output to ensure proper coupling of all signals. The output 
bit stream is captured using the Analog artist calculator tool. The output bit stream file 
is processed  in  the  calculator and  the SNR of  the ADC  is  calculated by using  the FFT 






limited computing  resources,  since a  top  level extracted  simulation can  take about 1 
















































As  shown  in  table 16 below, post‐layout  simulations demonstrate  that  the proposed 
architecture  is  expected  to  achieve  more  than  72.3dB  of  SNDR  over  a  14MHz 



































































































A major  issue  found  in  CTBP  ΣΔ modulators  is  the  lack  of  accuracy  due  to 
process, voltage and temperature (PVT) changes that may  lead to over 25% variations 
on the time constants [24], [41], [46]‐[49]. To alleviate this problem, the master‐slave 
tuning  techniques  have  been  successfully  used  in  continuous‐time  filters.  This 
approach,  however,  has  been  accompanied  by  additional  calibration  schemes  since 
tuning the  loop filter  is not enough to guarantee the best operation of the entire ADC 
loop [24], [42]‐[43]. The optimally‐tuned ADC requires corrections for the filter’s center 
frequency  deviations,  excess  loop  delays  and  deviations  in  DAC  coefficients.  These 
issues  are  partially  alleviated  by  optimizing  the  architecture  using  double  delay 
resonators and feedforward techniques [49]. Another approach measures in the digital 
domain the notch‐shaped noise coming out of the ADC [42]; this approach  is however 
affected by  the power of  the  incoming out‐of band  information  in on‐line calibration 
schemes  but  it  is  an  interesting  approach  for  off‐line  calibration.  Optimization  of 
individual building blocks and use of programmable delay  lines for the optimization of 






intended  for  the optimization of  the noise  transfer  function  in CT BP  ΣΔ modulators. 
The proposed approach measures  the noise  transfer  function  in digital domain using 
two  auxiliary  and  non‐critical  test  tones;  based  on  the  response  of  the  loop  to  the 
strategically  applied  tones,  the  loop  parameters  are  sequentially  adjusted  until  the 
























Figure 55 Simplified model for the 6th order CT BP ΣΔ modulator 
 
Fig.  55  shows  the  simplified  block  diagram  of  a  typical  CT  BPΣΔ  modulator, 
which provides a digital output Dout given by  
ninout Q*NTFV*STFD +=   (6.1)
where  Vin  is  the  analog  input  signal, Qn  is  the  quantization  noise  due  to  quantizer 


































































































Assuming  ideal  components  the  Q  factor  can  be  made  very  large,  and  the 
magnitude of the NTF evaluated at the resonant frequency (s=jω0) becomes very small, 
which  leads  to  an  excellent  SQNR  performance  around  the  resonant  frequency. 
However, ω0 in continuous‐time filters typically changes by ± 20% over PVT variations. 
Also, a  finite gain of more  than 30dB  in  single  stage amplifiers and parasitic poles  in 
high‐gain amplifiers will  limit the Q factor of high‐frequency filters, which reduces the 









The  global  calibration  strategy  described  in  the  following  section  takes  into 
account all PVT variations, DAC coefficient accuracy and excess loop delay to effectively 










The  proposed  loop  calibration  approach  relies  on  a  software‐based  platform 
instead  of  power  hungry  and  inaccurate  analog  circuitry.  The  system  level 
implementation of the proposed digital tuning scheme for the CT BP ΣΔ ADC is shown in 
Fig.  56.  In  addition  to  the  in‐band  analog  input  signal,  two  out‐of‐band  test  tones 
equally  spaced  around  the  center  frequency  (f0)  are  applied  at  the  input  of  the 
quantizer  to emulate a  systematic and  testable  in‐band quantization noise. Since  the 
test  tones are applied at  the output of  the  loop,  its noise  is  shaped by  loop  transfer 
function and  the auxiliary circuitry has very  little effect on  the dynamics of  the  loop. 
The quantizer output digital bit stream is then processed by the digital signal processor 
(DSP), and the power of the test tone is then measured in the digital domain using the 
Fast  Fourier  transform  (FFT).  The  estimated  power  of  the  test  tone  is  used  in  an 
adaptive Least Mean Square (LMS) algorithm that controls several parameters with the 
aim  of minimizing  the  power  of  the measured  test  tone  and  thus maximizing  the 
rejection to quantization noise. The LMS algorithm generates the digital control signals 
to  tune  loop’s  notch  frequency  by  controlling  a  bank  of  capacitors  used  for  the 





































around  the  desired  frequency  (f0)  at  the  quantizer  input;  iii)  Find  the  frequency 
component of the test tone and store their value  in digital format;  iv) By means of an 
LMS  algorithm  a  digital  control  tuning  signal  is  computed  based  on  the  difference 
between the stored and the new estimated power value of the detected test tone; v) 















th  order  200MHz ADC with  the  input  signal  and  two  test  tones.  The 
input  signal  is  applied  at  the  input of  the ADC  at 200MHz;  the  calibration  tones  are 
applied at  the  input of  the quantizer at  the out‐of‐band  frequencies of 193MHz and 
207MHz  and  used  for  the  calibration  of  the  NTF.  Over  20%  variations  on  the  loop 
parameters were  intentionally  introduced;  this  results  in a notch’s  frequency around 
220  MHz  instead  of  200  MHz.  After  several  iterations  using  the  aforementioned 
algorithm,  the notch  frequency  is  tuned  to  the desired  value by  just monitoring  the 
power of the test tone set at 200 MHz as shown in Fig. 57b‐c and adjusting the bank of 










a) Uncalibrated ADC. SNR = 34dB 
 
b) Calibration after 3 Iterations. SNR = 48dB 
 
c) Calibration after 6 Iterations. SNR = 60dB 
 
d) Calibration after 20 Iterations. SNR = 82dB 
Figure 57Output spectrum of the 6th order ΣΔ modulator with digital calibration scheme 
 
Since the  loop tuning approach relies on power estimation  in software and on 
the  well  controlled  frequency  of  the  test  tone,  the  algorithm  is  quite  robust  and 








a) Power of test tones after calibration:  -61dB  b) Power of in-band noise after calibration:-85dB 
 
Figure 58 Power of the test tones and SNR simulations vs. the number of iterations of the calibration 





A  software‐based  calibration  scheme  intended  for  continuous‐time  bandpass 
sigma‐delta modulators has been proposed. The technique requires two test tones at 
around the desired center frequency; while tone’s power is not critical, it is desirable to 












In  this work,  a  novel  linearization  technique  for  a  Low‐Noise  Amplifier  (LNA) 
targeted  for  UWB  applications  was  presented.  Post‐layout  Simulations  show  NF  of 
6.3dB,  peak  S21  of  6.1dB,  and  peak  IIP3  are  21.3dBm,  respectively.  The  power 
consumption of the LNA is 5.8mA from 2V. 
The design of  a CMOS 6th order CT‐BP‐ΣΔ modulator  running  at 800 MHz  for 
High‐IF  conversion of 14MHz bandwidth  signals  at 200 MHz with 78dB of  SNDR was 
presented.  A  novel  transconductance  amplifier  has  been  developed  to  achieve  high 
linearity and high dynamic range at high frequencies. The effects of the non‐linearities 
of the output impedance were discussed and possible solutions were given. 
A  2‐bit  Quantizer  with  offset  cancellation  is  also  presented.  Post‐layout 
simulations of the   sixth‐order modulator  implemented using 0.18 um TSMC standard 
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